Przetwarzanie systoliczne w strukturach FPGA

• Autorzy: Beata Pniewska , Roman Pniewski

Warianty tytułu

Systolic processing in FPGA

• Języki publikacji: PL

Abstrakty

W artykule przedstawiono sposób sprzętowej realizacji przetwarzania systolicznego w układach FPGA. Pokazano możliwości wykorzystania algorytmów systolicznych w przetwarzaniu obrazów. Opracowany program pozwala na weryfikacje algorytmu i wygenerowanie opisu układu w języku VHDL. (abstrakt oryginalny)

EN

This article shows you how to perform hardware systolic processing in FPGA. Showing the possibilities of using systolic algorithms for image processing. Developed program allows you to generate a verification algorithm and system description language VHDL. (original abstract)

Słowa kluczowe

PL

Modelowanie obrazu cyfrowego; Obrazy cyfrowe; Analiza obrazu

EN

Modeling of digital image; Digital images; Image analysis

• Czasopismo: Logistyka
• Rocznik: 2015
• Numer: nr 3, CD 1
• Strony: 3976--3981

Twórcy

autor

Beata Pniewska

• Uniwersytet Technologiczno-Humanistyczny w Radomiu

autor

Roman Pniewski

• Uniwersytet Technologiczno-Humanistyczny w Radomiu

Bibliografia

• Bosi B., Bois G.: Reconfigurable Pipelined 2-D Convolvers for fast Digital Signal Processing, IEEE Transaction on Very Large Scale (VLSI) Systems, Vol. 7, No.3, p 299-308, Sep. 1999.
• Dyduch J., Pniewska B., Pniewski R.: Realizacja procesów systolicznych w strukturach programowalnych Praca badawcza realizowana w latach 2004-2006 Politechnika Radomska (nie publikowane)
• Kung H.T: Why Systolic Architectures, Computer, vol.15, nr1,1982.
• Lipowska-Nadolska E., Morawski M.: Tablice Systoliczne - Problemy wybrane. Akademicka Oficyna Wydawnicza PLJ, Warszawa 1999.
• Pniewski R.: Metoda oceny bezpieczeństwa cyfrowych systemów automatyki kolejowej. Wydawnictwo UTH, Radom 2013